Lines Matching refs:__u32
79 __u32 sram_size;
80 __u32 num_of_events;
81 __u32 device_id;
82 __u32 reserved[3];
83 __u32 armcp_cpld_version;
84 __u32 psoc_pci_pll_nr;
85 __u32 psoc_pci_pll_nf;
86 __u32 psoc_pci_pll_od;
87 __u32 psoc_pci_pll_div_factor;
99 __u32 is_idle;
100 __u32 busy_engines_mask;
103 __u32 status;
104 __u32 pad;
107 __u32 utilization;
108 __u32 pad;
111 __u32 cur_clk_rate_mhz;
112 __u32 max_clk_rate_mhz;
115 __u32 hard_reset_cnt;
116 __u32 soft_reset_cnt;
120 __u32 return_size;
121 __u32 op;
123 __u32 ctx_id;
124 __u32 period_ms;
126 __u32 pad;
133 __u32 op;
134 __u32 cb_size;
135 __u32 ctx_id;
136 __u32 pad;
147 __u32 queue_index;
148 __u32 cb_size;
149 __u32 cs_chunk_flags;
150 __u32 pad[11];
159 __u32 num_chunks_restore;
160 __u32 num_chunks_execute;
161 __u32 num_chunks_store;
162 __u32 cs_flags;
163 __u32 ctx_id;
167 __u32 status;
168 __u32 pad;
177 __u32 ctx_id;
178 __u32 pad;
186 __u32 status;
187 __u32 pad;
221 __u32 op;
222 __u32 flags;
223 __u32 ctx_id;
224 __u32 pad;
240 __u32 sink_mode;
241 __u32 pad;
246 __u32 sink_mode;
247 __u32 pad;
252 __u32 id;
253 __u32 frequency;
260 __u32 bw_win;
261 __u32 win_capture;
262 __u32 id;
263 __u32 pad;
267 __u32 event_types_num;
268 __u32 pad;
281 __u32 input_size;
282 __u32 output_size;
283 __u32 op;
284 __u32 reg_idx;
285 __u32 enable;
286 __u32 ctx_id;