ARM Cortex-A各处理器(Cortex-A5, Cortex-A7, Cortex-A8, Cortex-A9, Cortex-A15)差别
类别 | Cortex-A5 | Cortex-A7 | Cortex-A8 | Cortex-A9 | Cortex-A15 |
发布时间 | 2009年12月 | 2011年10月 | 2006年7月 | 2008年3月 | 2011年4月 |
时钟频率 | ~1GHz | ~1GHz on 28nm | ~1GHz on 65nm | ~2GHz on 40nm | ~2.5GHz on 28nm |
Execution order 执行顺序 |
In-order 顺序执行 |
In-order | In-order | Out of order 乱序 |
Out of order 乱序执行 |
多核支持 | 1 to 4 | 1 to 4 | 1 (只单核) | 1 to 4 | 1 to 4 |
峰值指令处理速度 | 1.6DMIPS/MHz | 1.9DMIPS/MHz | 2 DMIPS/MHz | 2.5 DMIPS/MHz | 3.5 DMIPS/MHz |
VFP/NEON 支持 |
VFPv4/NEON | VFPv4/NEON | VFPv3/NEON | VFPv3/NEON | VFPv4/NEON |
Half precision 半精度扩展(16-bit floating-point) |
是 | 是 | 否,只有32-bit单精度和64-bit双精度浮点 | 是 | 是 |
FP/NEON 寄存器重命名 |
否 | 否 | 否 | 否 | 是 |
GP寄存器重命名 | 否 | 否 | 否 | 是 | 是 |
硬件的除法器 | 否 | 是 | 否 | 否 | 是 |
LPAE (40-bit physical address) | No | Yes | No | No | yes |
硬件虚拟化 | No | Yes | No | No | Yes |
big.LITTLE | No | LITTLE | No | No | Big |
融合的MAC 乘累加 |
是 | 是 | 否 | 否 | 是 |
流水线级数 pipeline stages | 8 | 8 | 13 | 9 to 12 | 15+ |
指令译码 decodes | 1 | Partial dual issue | 2 (dual-issue) | 2 (dual-issue) | 3 |
返回堆栈stack条目 | 4 | 8 | 8 | 8 | 48 |
浮点运算单元FPU | Optional | Optional | Yes | Optional | Optional |
AMBA总线宽度 | 64-bit I/F
AMBA 3 |
128-bit I/F
AMBA 4 |
64 or 128-bit I/F
AMBA 3 |
2× 64-bit I/FAMBA 3 |
128-bit |
L1 Data Cache Size | 4K to 64K | 8KB to 64KB | 16/32KB | 16KB/32KB/64KB | 32KB |
L1 Instruction Cache Size | 4K to 64K | 8KB to 64KB | 16/32KB | 16KB/32KB/64KB | 32KB |
L1 Cache Structure | 2-way set
associative (Inst) 4-way set associative (Data) |
2-way set
associative (Inst) 4-way set associative (Data) |
4-way set
associative |
4-way set
associative (Inst) 4-way set associative (Data) |
2-way set
associative (Inst) 4-way set associative (Data) |
L2 Cache type | External | Integrated | Integrated | External | Integrated |
L2 Cache size | - | 128KB to 1MB | 128KB to 1MB | - | 512KB to 1MB |
L2 Cache Structure | - | 8-way set
associative |
8-way set
associative |
- | 8-way set
associative |
Cache line (bytes) | 32 | 32 | 64 | 32 | 64 |